For a better experience on dSPACE.com, enable JavaScript in your browser. Thank you!

RTI FPGA Programming Blockset

dSPACE 系统中集成 FPGA 模型

RTI FPGA Programming Blockset 是一种 Simulink 模块组,它能使 Xilinx® System Generator Blockset 组创建的 FPGA 模型与 dSPACE 系统结合

应用领域

RTI FPGA 编程模块组是一种 Simulink 模块组,它能使 基于 Xilinx® 系统生成器模块组创建的 FPGA 模型与 dSPACE 系统结合该模块组配有多个 RTI 接口模块,以便实现安装的 FPGA 芯片与板卡 I/O 之间的调用以及 FPGA 芯片主处理器之间的通讯。
该模块组可用于下列 dSPACE 可编程的 FPGA 平台:

  • DS5203 FPGA 板卡及其 I/O 模块。
  • DS2655 FPGA 基板及其 I/O 模块。
  • MicroAutoBox II 1401/1511/1514 和 1401/1513/1514(带有 I/O 扩展模块)。
  • MicroLabBox。

快速控制原型 (RCP) 和硬件在环 (HIL) 仿真的典型应用领域是:

  • 汽车、工业自动化、医学工程及航空航天行业的项目
  • 电力传动系统中的信号预处理、新接口适配、超快控制环及新概念的设计和测试

优点

dSPACE FPGA 平台基于 Xilinx FPGA 芯片,您可以利用 Simulink 中的 Xilinx System Generator,以图形方式为其实现一个应用。RTI FPGA Programming Blockset 能将 FPGA 模型集成在 dSP Simulink 模型中,并最终运行在 DSPACE 平台上。RTI FPGA Programming Blockset 提供一种便捷的方式,连接 FPGA I/O 通道,并搭建与主处理器(DS1005、DS1006 或 DS1007 处理器板卡或 MicroAutoBox II)之间的通讯数据交换功能支持定点数据类型和浮点数据类型。因此,FPGA 编程模块组将会无缝集成在 Simulink 环境中。借助 FPGA 模块组,您可以直接从 Simulink 对 FPGA 或处理器模型进行合成、编译和编程,极其便利。另外,手写代码接口还能让您通过 VHDL(VHSIC 硬件描述语言)或 Verilog,对 FPGA 板卡进行编程。

Functionality Description
General
  • Integrating an FPGA model on a dSPACE FPGA platform
  • I/O configuration
  • Automatic generation of a processor model template on the basis of an FPGA application
FPGA interface
  • Programming the FPGA with the Xilinx® System Generator
  • Integrating an FPGA model created with the Xilinx System Generator
  • Offline simulation in Simulink
Handcode interface
  • Programming the FPGA in VHDL or Verilog
I/O access
  • Connecting the FPGA model with analog and digital input and output signals with the RTI FPGA Blockset
Processor-FPGA communication
  • Connecting the FPGA model with the processor model running on the computation node (DS1006 or DS1007, SCALEXIO Processing Unit, MicroLabBox or MicroAutoBox II)
  • Access types for system bus communication with the dSPACE FPGA platforms: register, register groups, buffer
Asynchronous tasks
  • Implementing interrupt-driven tasks in the processor model triggered from the FPGA model

Further Information