For a better experience on dSPACE.com, enable JavaScript in your browser. Thank you!

Integrierte Verifikations- und Validierungsunterstützung

Drei Simulationsmodi für Tests

TargetLink führt die drei verschiedenen Simulationsmodi aus, ohne dabei das Modell oder den generierten Code zu ändern. Diese Aufgabe wird von TargetLink automatisch im Hintergrund durchgeführt.

Obwohl automatische Code-Generatoren im Vergleich zu manueller Programmierung quasi fehlerlose Ergebnisse liefern, müssen sowohl der generierte Code als auch die zugrunde liegende Spezifikation getestet werden. Um den generierten Code abzusichern, bietet TargetLink leistungsstarke und intuitive Funktionen. Die Code-Tests werden in derselben Simulationsumgebung durchgeführt, die auch für die Spezifikation der zugrunde liegenden Simulationsmodelle eingesetzt wurde. Wenn die Simulationsergebnisse übereinstimmen, ist die Funktionsweise identisch. TargetLink bietet einen dreistufigen Absicherungsprozess, der auf Knopfdruck zeigt, ob die Spezifikation (das Modell) und die Implementierung (der generierte Code) funktional identisch sind.

Model-in-the-Loop-Simulation

  • Daten werden für Referenzplots aus dem Simulationsmodell aufgezeichnet. TargetLink protokolliert Signale ausgewählter Blöcke und Zustandsgrößen automatisch.
  • Die Model-in-the-Loop-Simulation erfasst das spezifische Verhalten des Modells, das später in C-Code implementiert werden soll. Die aufgezeichneten Signalplots dienen als Referenz für die nächsten Absicherungsschritte.
  • Die Model-in-the-Loop-Simulation kann auch für die Überlauferkennung von Integer-Variablen verwendet werden und die Ergebnisse kommen für die simulationsbasierte Autoskalierung zum Einsatz.

Software-in-the-Loop-Simulation

  • Der Code wird generiert und ersetzt die Regelblöcke im Simulationsmodell (zum Beispiel dieselbe Regelstrecke und Stimulussignale). Diese Aufgabe wird von TargetLink automatisch im Hintergrund durchgeführt.
  • Obwohl Ihnen noch die Regelblöcke angezeigt werden, ist es der Code, der stattdessen auf dem Host-PC ausgeführt wird. Die Signaplots sollten weitestgehend identisch sein, wenn sie mit den Ergebnissen der Model-in-the-Loop-Simulation verglichen werden. Wenn sie nicht identisch sind, können die Plots analysiert werden, um den Grund für die Abweichung herauszufinden und die Festkommaeinstellungen zu justieren.

Processor-in-the-Loop-Simulation

  • Der generierte Code wird auf einem Embedded-Prozessor ausgeführt; aber da Code, der auf dem Host-PC korrekt ausgeführt wird, trotzdem Fehler verursachen kann, muss er näher betrachtet werden.
  • Eine Standard-Evaluierungskarte wird mit dem Host-PC verbunden, der generierte Code wird mit dem Target-Compiler kompiliert und auf die Evaluierungskarte heruntergeladen.
  • TargetLink verwaltet die Kommunikation zwischen dem Host-PC und der Evaluierungskarte. All diese Vorgänge sind automatisiert und gehen ohne Eingriffe des Benutzers von statten. Für die Simulation auf einer Evaluierungskarte sind nur zwei Mausklicks notwendig.

Funktionen und Vorteile des Simulationskonzepts

Feature Description Benefit
  • MIL/SIL/PIL simulation at the click of a button
  • Switching from MIL to SIL or PIL simulation requires just one click
  • Powerful simulation environment
  • No need for separate test models, generation of S-functions or manual insertions into test harness models
  • Integrated data logging
  • Built-in data logging and result plotting for all simulation modes
  • No model modifications necessary
  • Available for all simulation modes
  • Direct comparison of MIL/SIL/PIL results
  • Automatical plotting of all simulation results in the same plot window
  • Display results of simulations in different modes directly and analyze deviations
  • Direct feedback whether code matches model simulation
  • Detailed signal analysis and deviation plots
  • Zoom signals to visually inspect deviations, display constraints (e.g., defined ranges), use cursor to scroll through signal histories, display signal values numerically or plot signal deviation
  • Get a clear picture of the signal behavior
  • Especially useful for conversion from floating-point to fixed-point

Weitere Abischerungsfunktionen in TargetLink

Feature Description
  • Integrated data logging and plotting
  • Built-in TargetLink blocks come with an integrated data logging functionality. In the block dialogs, you can specify whether to log the block output signals.
  • Run-time analysis for profiling the code
  • Processor-in-the-loop (PIL) simulation can also be used to profile the generated code. During PIL simulation, TargetLink automatically measures execution time and stack consumption directly on the target processor.
  • Code coverage analysis
  • You can assess how comprehensive tests are by using code coverage analysis. TargetLink offers C0 and C1 coverage analysis, also called statement coverage and decision coverage.
  • Model-code traceability
  • For improved traceability and simplified code reviews, code files can optionally be generated in HTML format, with hyperlinks for navigation from model to code and vice versa.