Das RTI FPGA Programming Blockset ist ein Simulink Blockset für die Nutzung eines FPGA Modells, das mittels eines dSPACE Systems mit dem Xilinx System Generator Blockset erstellt wurde.
Das RTI FPGA Programming Blockset ist ein Simulink Blockset für die Nutzung eines FPGA Modells, das mittels eines dSPACE Systems mit dem Xilinx System Generator Blockset erstellt wurde. Das Blockset bietet RTI-Blöcke für die Implementierung der Schnittstelle zwischen dem FPGA auf dem dSPACE Board und seiner I/O sowie zwischen dem dSPACE FPGA-Board und seinem Rechenkern.
Das Blockset kann mit folgenden dSPACE FPGA-Plattformen eingesetzt werden, die benutzerprogrammierbare FPGAs bereitstellen:
Typische Anwendungsszenarien für Rapid Control Prototyping (RCP) und Hardware-in-the-Loop-Simulation (HIL):
Die dSPACE FPGA-Plattformen bieten ein Xilinx®-FPGA, für das Sie eine Anwendung mit dem Xilinx® System Generator in Simulink grafisch implementieren können. Das RTI FPGA Programming Blockset erlaubt die Integration des resultierenden FPGA-Modells in ein Simulink-Modell, das auf dSPACE Hardware ausgeführt wird. Das RTI FPGA Programming Blockset ist eine komfortable Möglichkeit, die Treiberkomponenten des I/O-Boards zu verbinden und die Verbindung mit einem prozessorbasierten Rechenkern (SCALEXIO-Prozessor-Hardware, MicroLabBox oder MicroAutoBox) zu modellieren. Der Datenaustausch unterstützt Festkomma- und Fließkommadatentypen. Somit lässt sich die FPGA-Programmierung nahtlos in die Simulink-Umgebung integrieren. Für maximalen Bedienkomfort können Sie mit dem FPGA-Blockset Synthese, Build und Programmierung des FPGAs oder Prozessors direkt in Simulink durchführen. Sie können zur Laufzeit auf Variablen zugreifen, um sie nachzuverfolgen oder zu ändern, ohne dafür das Modell ändern zu müssen.
Alternativ haben Sie die Möglichkeit, die FPGA-Boards über die Handcode-Schnittstelle in VHSIC Hardware Description Language (VHDL) oder Verilog zu programmieren.
Functionality | Description |
---|---|
General |
|
FPGA interface |
|
Handcode interface |
|
I/O access |
|
Processor-FPGA communication |
|
Inter-FPGA communication between SCALEXIO FPGA base boards |
|
Asynchronous tasks |
|
Variable access 1) |
|
Remote FPGA build |
|
Newsletter abonnieren
Abonnieren Sie unsere Newsletter, oder verwalten oder löschen Sie Ihre Abonnements